2012-10: SYSLAB blog

ちょっと便利な tools (2) - 2 ― 2012年10月03日 21時25分59秒

以前紹介した KPIT GNU Archive Editor 。「 Disassemble はできない。」と書いたが実はできることがわかった。これで全ての機能が使えることになる。
では説明していこう。

①ディレクトリの中身をどこか適当な所にコピーする。
私は C:\Keil\ARM\Utilities\GNU-ArchiveEditor にした。
以下のファイルはディレクトリの中身だ。 renesas-xxx.exe を除いてまるごとコピーしよう。もちろん、予め Kpit GNU Tool がインストールしてあるものとする。（RX、SH、Ｈ８、Ｍ１６Ｃどれでもよい）

 C:\Program Files\Renesas\Hew\Tools\KPIT Cummins\GNURX-Archive Editor\v1.1 のディレクトリ

2010/10/04  15:29              .
2010/10/04  15:29              ..
2010/05/04  17:05               660 ArcEdit.cnt
2010/05/04  17:05            94,208 ArcEdit.exe
2010/05/04  17:05            27,424 ARCEDIT.HLP
2010/05/04  17:05            11,758 CONTEXT.HLP
2010/05/04  17:05            50,176 CSH.DLL
2010/05/04  17:05               281 GNULIB.HRF
2010/05/04  17:05               248 GNULIB.HUF
2010/05/17  21:48         1,387,858 renesas-ar.exe
2010/05/17  21:48         1,379,185 renesas-nm.exe
2010/05/17  21:48         1,669,750 renesas-objdump.exe
              11 個のファイル           4,621,548 バイト
               2 個のディレクトリ   2,197,864,448 バイトの空き領域

②gnu-arm コンパイラ（使っているコンパイラ）の中から以下のファイルを先ほどのディレクトリにコピーする。
arm-none-eabi-ar.exe
arm-none-eabi-nm.exe
arm-none-eabi-objdump.exe

③リネームする。
arm-none-eabi-ar.exe を renesas-ar.exe に変更
arm-none-eabi-nm.exe を renesas-nm.exe に変更
arm-none-eabi-objdump.exe をrenesas-objdump.exe に変更

④ArcEdit.exe を Keil µVision4 に登録する。（あるいはショートカットを Windows メニューに登録する。）

これで µVision4 のtools メニューから使えるようになる。
おそらく AVR や PIC MCS-51 その他 gcc のtools があればなんでも使えるはずだ。しかし、如何せん出番が少ない。

環境：Keil MDK-ARM V4.53
　　　 + GCC Sourcery CodeBench Lite 2012.03-56
　　　 + KPIT Cummins GNU-Archive Editor v1.1
　　　 + KPIT Cummins GNU-Map Viewer v1.0

Keil µVision4 + GCC (3) LPC2300 (1) Startup ― 2012年10月10日 21時17分31秒

Keil MDK-ARM V4.53 を使い始めて３ヶ月ぐらいになる。最新版は既に 4.60 だ。それはいいとして Startup ディレクトリを見ているうちに LPC2300.s / LPC2400.s が新しくなっているのに気がついた。コンフィギュレーションウィザードの部分が巨大になっている。その主な内訳は Clock Setup と External Memory 関係だ。使ってみたくなったので GCC 用に修正してみることにする。
ほとんど機械的な作業だが進めているうちに気になるところがあった。 Copy Exception Vectors to Internal RAM という部分でベクターを RAM にもって行くものだ。このままだと data セクションとかぶってしまう。ベクターエリアを空けなければならないのだろうか？この部分は後回しにしよう。
そして出来上がったのが以下のファイルだ。(LPC2300.s for Sourcery CodeBench Lite)

/***************************************************************************** ; * LPC2300.S: Startup file for Philips LPC2300 device series * ; ***************************************************************************** ; * <<< Use Configuration Wizard in Context Menu >>> * ; ***************************************************************************** ; * This file is part of the uVision/ARM development tools. * ; * Copyright (c) 2007 Keil - An ARM Company. All rights reserved. * ; * This software may only be used under the terms of a valid, current, * ; * end user licence from KEIL for a compatible version of KEIL software * ; * development tools. Nothing else gives you the right to use this software. * *****************************************************************************/ /* * The LPC2300.S code is executed after CPU Reset. This file may be * translated with the following SET symbols. In uVision these SET * symbols are entered under Options - ASM - Define. * * NO_CLOCK_SETUP: when set the startup code will not initialize Clock * (used mostly when clock is already initialized from script .ini * file). * * NO_EMC_SETUP: when set the startup code will not initializes External * Memory Controller (used mostly when external memory is already initialized * and loaded from script .ini file). * * RAM_INTVEC: when set the startup code copies exception vectors * from on-chip Flash to on-chip RAM. * * REMAP: when set the startup code initializes the register MEMMAP * which overwrites the settings of the CPU configuration pins. The * startup and interrupt vectors are remapped from: * 0x00000000 default setting (not remapped) * 0x40000000 when RAM_MODE is used * 0x80000000 when EXTMEM_MODE is used * * EXTMEM_MODE: when set the device is configured for code execution * from external memory starting at address 0x80000000. * * RAM_MODE: when set the device is configured for code execution * from on-chip RAM starting at address 0x40000000. */ @ Standard definitions of Mode bits and Interrupt (I & F) flags in PSRs .equ Mode_USR, 0x10 .equ Mode_FIQ, 0x11 .equ Mode_IRQ, 0x12 .equ Mode_SVC, 0x13 .equ Mode_ABT, 0x17 .equ Mode_UND, 0x1B .equ Mode_SYS, 0x1F .equ I_Bit, 0x80 @ when I bit is set, IRQ is disabled .equ F_Bit, 0x40 @ when F bit is set, FIQ is disabled @----------------------- Memory Definitions ------------------------------------ @ Internal Memory Base Addresses .equ FLASH_BASE, 0x00000000 .equ RAM_BASE, 0x40000000 .equ EXTMEM_BASE, 0x80000000 @ External Memory Base Addresses .equ STA_MEM0_BASE, 0x80000000 .equ STA_MEM1_BASE, 0x81000000 @----------------------- Stack and Heap Definitions ---------------------------- /* ;// <h> Stack Configuration (Stack Sizes in Bytes) ;// <o0> Undefined Mode <0x0-0xFFFFFFFF:8> ;// <o1> Supervisor Mode <0x0-0xFFFFFFFF:8> ;// <o2> Abort Mode <0x0-0xFFFFFFFF:8> ;// <o3> Fast Interrupt Mode <0x0-0xFFFFFFFF:8> ;// <o4> Interrupt Mode <0x0-0xFFFFFFFF:8> ;// <o5> User/System Mode <0x0-0xFFFFFFFF:8> ;// </h> */ .equ UND_Stack_Size, 0x00000000 .equ SVC_Stack_Size, 0x00000080 .equ ABT_Stack_Size, 0x00000000 .equ FIQ_Stack_Size, 0x00000000 .equ IRQ_Stack_Size, 0x00000080 .equ USR_Stack_Size, 0x00000400 .equ ISR_Stack_Size, (UND_Stack_Size + SVC_Stack_Size + ABT_Stack_Size + FIQ_Stack_Size + IRQ_Stack_Size) .section .stack, "w" .align 3 .globl __cs3_stack_mem .globl __cs3_stack_size __cs3_stack_mem: .if USR_Stack_Size .space USR_Stack_Size .endif __initial_sp: .if ISR_Stack_Size .space ISR_Stack_Size .endif .size __cs3_stack_mem, . - __cs3_stack_mem .set __cs3_stack_size, . - __cs3_stack_mem /* ;// <h> Heap Configuration ;// <o> Heap Size (in Bytes) <0x0-0xFFFFFFFF> ;// </h> */ .equ Heap_Size, 0x00000400 .section ".heap", "w" .align 3 .globl __cs3_heap_start .globl __cs3_heap_end __cs3_heap_start: .if Heap_Size .space Heap_Size .endif __cs3_heap_end: @----------------------- System Control Block (SCB) Module Definitions --------- .equ SCB_BASE, 0xE01FC000 @ SCB Base Address .equ PLLCON_OFS, 0x80 @ PLL Control Offset .equ PLLCFG_OFS, 0x84 @ PLL Configuration Offset .equ PLLSTAT_OFS, 0x88 @ PLL Status Offset .equ PLLFEED_OFS, 0x8C @ PLL Feed Offset .equ CCLKCFG_OFS, 0x104 @ CPU Clock Divider Reg Offset .equ USBCLKCFG_OFS, 0x108 @ USB Clock Divider Reg Offset .equ CLKSRCSEL_OFS, 0x10C @ Clock Source Select Reg Offset .equ SCS_OFS, 0x1A0 @ System Control and Status Reg Offset .equ PCLKSEL0_OFS, 0x1A8 @ Peripheral Clock Select Reg 0 Offset .equ PCLKSEL1_OFS, 0x1AC @ Peripheral Clock Select Reg 1 Offset .equ PCON_OFS, 0x0C0 @ Power Mode Control Reg Offset .equ PCONP_OFS, 0x0C4 @ Power Control for Periphs Reg Offset @ Constants .equ OSCRANGE, (1<<4) @ Oscillator Range Select .equ OSCEN, (1<<5) @ Main oscillator Enable .equ OSCSTAT, (1<<6) @ Main Oscillator Status .equ PLLCON_PLLE, (1<<0) @ PLL Enable .equ PLLCON_PLLC, (1<<1) @ PLL Connect .equ PLLSTAT_M, (0x7FFF<<0) @ PLL M Value .equ PLLSTAT_N, (0xFF<<16) @ PLL N Value .equ PLLSTAT_PLOCK, (1<<26) @ PLL Lock Status /* ;// <e> Clock Setup ;// <h> System Controls and Status Register (SCS) ;// <o1.4> OSCRANGE: Main Oscillator Range Select ;// <0=> 1 MHz to 20 MHz ;// <1=> 15 MHz to 24 MHz ;// <o1.5> OSCEN: Main Oscillator Enable ;// ;// </h> ;// ;// <h> Clock Source Select Register (CLKSRCSEL) ;// <o2.0..1> CLKSRC: PLL Clock Source Selection ;// <0=> Internal RC oscillator ;// <1=> Main oscillator ;// <2=> RTC oscillator ;// </h> ;// ;// <h> PLL Configuration Register (PLLCFG) ;// PLL_clk = (2* M * PLL_clk_src) / N ;// <o3.0..14> MSEL: PLL Multiplier Selection ;// <1-32768><#-1> ;// M Value ;// <o3.16..23> NSEL: PLL Divider Selection ;// <1-256><#-1> ;// N Value ;// </h> ;// ;// <h> CPU Clock Configuration Register (CCLKCFG) ;// <o4.0..7> CCLKSEL: Divide Value for CPU Clock from PLL ;// <2-256:2><#-1> ;// </h> ;// ;// <h> USB Clock Configuration Register (USBCLKCFG) ;// <o5.0..3> USBSEL: Divide Value for USB Clock from PLL ;// <1-16><#-1> ;// </h> ;// ;// <h> Peripheral Clock Selection Register 0 (PCLKSEL0) ;// <o6.0..1> PCLK_WDT: Peripheral Clock Selection for WDT ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.2..3> PCLK_TIMER0: Peripheral Clock Selection for TIMER0 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.4..5> PCLK_TIMER1: Peripheral Clock Selection for TIMER1 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.6..7> PCLK_UART0: Peripheral Clock Selection for UART0 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.8..9> PCLK_UART1: Peripheral Clock Selection for UART1 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.10..11> PCLK_PWM0: Peripheral Clock Selection for PWM0 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.12..13> PCLK_PWM1: Peripheral Clock Selection for PWM1 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.14..15> PCLK_I2C0: Peripheral Clock Selection for I2C0 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.16..17> PCLK_SPI: Peripheral Clock Selection for SPI ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.18..19> PCLK_RTC: Peripheral Clock Selection for RTC ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.20..21> PCLK_SSP1: Peripheral Clock Selection for SSP1 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.22..23> PCLK_DAC: Peripheral Clock Selection for DAC ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.24..25> PCLK_ADC: Peripheral Clock Selection for ADC ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o6.26..27> PCLK_CAN1: Peripheral Clock Selection for CAN1 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 6 ;// <o6.28..29> PCLK_CAN2: Peripheral Clock Selection for CAN2 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 6 ;// <o6.30..31> PCLK_ACF: Peripheral Clock Selection for ACF ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 6 ;// </h> ;// ;// <h> Peripheral Clock Selection Register 1 (PCLKSEL1) ;// <o7.0..1> PCLK_BAT_RAM: Peripheral Clock Selection for the Battery Supported RAM ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.2..3> PCLK_GPIO: Peripheral Clock Selection for GPIOs ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.4..5> PCLK_PCB: Peripheral Clock Selection for Pin Connect Block ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.6..7> PCLK_I2C1: Peripheral Clock Selection for I2C1 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.10..11> PCLK_SSP0: Peripheral Clock Selection for SSP0 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.12..13> PCLK_TIMER2: Peripheral Clock Selection for TIMER2 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.14..15> PCLK_TIMER3: Peripheral Clock Selection for TIMER3 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.16..17> PCLK_UART2: Peripheral Clock Selection for UART2 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.18..19> PCLK_UART3: Peripheral Clock Selection for UART3 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.20..21> PCLK_I2C2: Peripheral Clock Selection for I2C2 ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.22..23> PCLK_I2S: Peripheral Clock Selection for I2S ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.24..25> PCLK_MCI: Peripheral Clock Selection for MCI ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// <o7.28..29> PCLK_SYSCON: Peripheral Clock Selection for System Control Block ;// <0=> Pclk = Cclk / 4 ;// <1=> Pclk = Cclk ;// <2=> Pclk = Cclk / 2 ;// <3=> Pclk = Hclk / 8 ;// </h> ;// <h> Power Control for Peripherals Register (PCONP) ;// <o8.31> PCUSB: USB interface power/clock enable ;// <o8.30> PCENET: Ethernet block power/clock enable ;// <o8.29> PCGPDMA: GP DMA function power/clock enable ;// <o8.28> PCSDC: SD card interface power/clock enable ;// <o8.27> PCI2S: I2S interface power/clock enable ;// <o8.26> PCI2C2: I2C interface 2 power/clock enable ;// <o8.25> PCUART3: UART 3 power/clock enable ;// <o8.24> PCUART2: UART 2 power/clock enable ;// <o8.23> PCTIM3: Timer 3 power/clock enable ;// <o8.22> PCTIM2: Timer 2 power/clock enable ;// <o8.21> PCSSP0: SSP interface 0 power/clock enable ;// <o8.19> PCI2C1: I2C interface 1 power/clock enable ;// <o8.14> PCAN2: CAN controller 2 power/clock enable ;// <o8.13> PCAN1: CAN controller 1 power/clock enable ;// <o8.12> PCAD: A/D converter power/clock enable ;// <o8.11> PCEMC: External memory controller power/clock enable ;// <o8.10> PCSSP1: SSP interface 1 power/clock enable ;// <o8.9> PCRTC: RTC power/clock enable ;// <o8.8> PCSPI: SPI interface power/clock enable ;// <o8.7> PCI2C0: I2C interface 0 power/clock enable ;// <o8.6> PCPWM1: PWM 1 power/clock enable ;// <o8.4> PCUART1: UART 1 power/clock enable ;// <o8.3> PCUART0: UART 0 power/clock enable ;// <o8.2> PCTIM1: Timer/Counter 1 power/clock enable ;// <o8.1> PCTIM0: Timer/Counter 0 power/clock enable ;// </h> ;// </e>*/ .equ CLOCK_SETUP, 0 .equ SCS_Val, 0x00000000 .equ CLKSRCSEL_Val, 0x00000000 .equ PLLCFG_Val, 0x00000006 .equ CCLKCFG_Val, 0x00000003 .equ USBCLKCFG_Val, 0x00000003 .equ PCLKSEL0_Val, 0x00000000 .equ PCLKSEL1_Val, 0x00000000 .equ PCONP_Val, 0x0000001E @----------------------- Memory Accelerator Module (MAM) Definitions ----------- .equ MAM_BASE, 0xE01FC000 @ MAM Base Address .equ MAMCR_OFS, 0x00 @ MAM Control Offset .equ MAMTIM_OFS, 0x04 @ MAM Timing Offset /* ;// <e> MAM Setup ;// <o1.0..1> MAM Control ;// <0=> Disabled ;// <1=> Partially Enabled ;// <2=> Fully Enabled ;// Mode ;// <o2.0..2> MAM Timing ;// <0=> Reserved <1=> 1 <2=> 2 <3=> 3 ;// <4=> 4 <5=> 5 <6=> 6 <7=> 7 ;// Fetch Cycles ;// </e>*/ .equ MAM_SETUP, 1 .equ MAMCR_Val, 0x00000000 .equ MAMTIM_Val, 0x00000007 @----------------------- Pin Connect Block Definitions ------------------------- .equ PCB_BASE, 0xE002C000 @ PCB Base Address .equ PINSEL0_OFS, 0x00 @ PINSEL0 Address Offset .equ PINSEL1_OFS, 0x04 @ PINSEL1 Address Offset .equ PINSEL2_OFS, 0x08 @ PINSEL2 Address Offset .equ PINSEL3_OFS, 0x0C @ PINSEL3 Address Offset .equ PINSEL4_OFS, 0x10 @ PINSEL4 Address Offset .equ PINSEL5_OFS, 0x14 @ PINSEL5 Address Offset .equ PINSEL6_OFS, 0x18 @ PINSEL6 Address Offset .equ PINSEL7_OFS, 0x1C @ PINSEL7 Address Offset .equ PINSEL8_OFS, 0x20 @ PINSEL8 Address Offset .equ PINSEL9_OFS, 0x24 @ PINSEL9 Address Offset .equ PINSEL10_OFS, 0x28 @ PINSEL10 Address Offset @----------------------- External Memory Controller (EMC) Definitons ----------- .equ EMC_BASE, 0xFFE08000 @ EMC Base Address .equ EMC_CTRL_OFS, 0x000 @ EMCControl .equ EMC_STAT_OFS, 0x004 @ EMCStatus .equ EMC_CONFIG_OFS, 0x008 @ EMCConfig .equ EMC_STA_CFG0_OFS, 0x200 @ EMCStaticConfig0 .equ EMC_STA_WWEN0_OFS, 0x204 @ EMCStaticWaitWen0 .equ EMC_STA_WOEN0_OFS, 0x208 @ EMCStaticWaitOen0 .equ EMC_STA_WRD0_OFS, 0x20C @ EMCStaticWaitRd0 .equ EMC_STA_WPAGE0_OFS, 0x210 @ EMCStaticWaitPage0 .equ EMC_STA_WWR0_OFS, 0x214 @ EMCStaticWaitWr0 .equ EMC_STA_WTURN0_OFS, 0x218 @ EMCStaticWaitTurn0 .equ EMC_STA_CFG1_OFS, 0x220 @ EMCStaticConfig1 .equ EMC_STA_WWEN1_OFS, 0x224 @ EMCStaticWaitWen1 .equ EMC_STA_WOEN1_OFS, 0x228 @ EMCStaticWaitOen1 .equ EMC_STA_WRD1_OFS, 0x22C @ EMCStaticWaitRd1 .equ EMC_STA_WPAGE1_OFS, 0x230 @ EMCStaticWaitPage1 .equ EMC_STA_WWR1_OFS, 0x234 @ EMCStaticWaitWr1 .equ EMC_STA_WTURN1_OFS, 0x238 @ EMCStaticWaitTurn1 .equ EMC_STA_EXT_W_OFS, 0x080 @ EMCStaticExtendedWait .equ BUFEN_Const, (1 << 19) @ Buffer enable bit .equ EMC_PCONP_Const, (1 << 11) @ PCONP val to enable power for EMC @ External Memory Pins definitions @ pin functions for external memory interfacing .equ EMC_PINSEL6_Val, 0x00005555 @ D0 .. D7 .equ EMC_PINSEL8_Val, 0x55555555 @ A0 .. A15 .equ EMC_PINSEL9_Val, 0x50090000 @ !OE, !WE (BLS0 because of errata), !CS0, !CS1 /* ;// <e> External Memory Controller Setup (EMC) */ .equ EMC_SETUP, 0 /* ;// <h> EMC Control Register (EMCControl) ;// Controls operation of the memory controller ;// <o0.2> L: Low-power mode enable ;// <o0.1> M: Address mirror enable ;// <o0.0> E: EMC enable ;// </h>*/ .equ EMC_CTRL_Val, 0x00000001 /* ;// <h> EMC Configuration Register (EMCConfig) ;// <o0.0> Endian mode ;// <0=> Little-endian ;// <1=> Big-endian ;// </h>*/ .equ EMC_CONFIG_Val, 0x00000000 /* ;// <e> Configure External Bus Behaviour for Static CS0 Area */ .equ EMC_STACS0_SETUP, 1 /* ;// <h> Static Memory Configuration Register (EMCStaticConfig0) ;// Defines the configuration information for the static memory CS0 ;// <o0.20> WP: Write protect ;// <o0.19> B: Write buffer enable ;// <o0.8> EW: Extended wait enable ;// <o0.6> PC: Chip select polarity ;// <0=> Active LOW chip select ;// <1=> Active HIGH chip select ;// <o0.3> PM: Async page mode enable ;// <o0.0..1> MW: Memory width ;// <0=> 8 bit ;// <1=> 16 bit ;// <2=> 32 bit ;// </h>*/ .equ EMC_STA_CFG0_Val, 0x00000000 /* ;// <h> Static Memory Write Enable Delay Register (EMCStaticWaitWen0) ;// Selects the delay from CS0 to write enable ;// <o.0..3> WAITWEN: Wait write enable <1-16> <#-1> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WWEN0_Val, 0x00000002 /* ;// <h> Static Memory Output Enable Delay register (EMCStaticWaitOen0) ;// Selects the delay from CS0 or address change, whichever is later, to output enable ;// <o.0..3> WAITOEN: Wait output enable <0-15> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WOEN0_Val, 0x00000002 /* ;// <h> Static Memory Read Delay Register (EMCStaticWaitRd0) ;// Selects the delay from CS0 to a read access ;// <o.0..4> WAITRD: Non-page mode read wait states or asynchronous page mode read first access wait states <1-32> <#-1> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WRD0_Val, 0x0000001F /* ;// <h> Static Memory Page Mode Read Delay Register (EMCStaticWaitPage0) ;// Selects the delay for asynchronous page mode sequential accesses for CS0 ;// <o.0..4> WAITPAGE: Asynchronous page mode read after the first read wait states <1-32> <#-1> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WPAGE0_Val, 0x0000001F /* ;// <h> Static Memory Write Delay Register (EMCStaticWaitWr0) ;// Selects the delay from CS0 to a write access ;// <o.0..4> WAITWR: Write wait states <2-33> <#-2> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WWR0_Val, 0x0000001F /* ;// <h> Static Memory Turn Round Delay Register (EMCStaticWaitTurn0) ;// Selects the number of bus turnaround cycles for CS0 ;// <o.0..4> WAITTURN: Bus turnaround cycles <1-16> <#-1> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WTURN0_Val, 0x0000000F /* ;// </e> End of Static Setup for Static CS0 Area ;// <e> Configure External Bus Behaviour for Static CS1 Area */ .equ EMC_STACS1_SETUP, 0 /* ;// <h> Static Memory Configuration Register (EMCStaticConfig1) ;// Defines the configuration information for the static memory CS1 ;// <o0.20> WP: Write protect ;// <o0.19> B: Write buffer enable ;// <o0.8> EW: Extended wait enable ;// <o0.6> PC: Chip select polarity ;// <0=> Active LOW chip select ;// <1=> Active HIGH chip select ;// <o0.3> PM: Async page mode enable ;// <o0.0..1> MW: Memory width ;// <0=> 8 bit ;// <1=> 16 bit ;// <2=> 32 bit ;// </h>*/ .equ EMC_STA_CFG1_Val, 0x00000000 /* ;// <h> Static Memory Write Enable Delay Register (EMCStaticWaitWen1) ;// Selects the delay from CS1 to write enable ;// <o.0..3> WAITWEN: Wait write enable <1-16> <#-1> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WWEN1_Val, 0x00000000 /* ;// <h> Static Memory Output Enable Delay register (EMCStaticWaitOen1) ;// Selects the delay from CS1 or address change, whichever is later, to output enable ;// <o.0..3> WAITOEN: Wait output enable <0-15> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WOEN1_Val, 0x00000000 /* ;// <h> Static Memory Read Delay Register (EMCStaticWaitRd1) ;// Selects the delay from CS1 to a read access ;// <o.0..4> WAITRD: Non-page mode read wait states or asynchronous page mode read first access wait states <1-32> <#-1> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WRD1_Val, 0x0000001F /* ;// <h> Static Memory Page Mode Read Delay Register (EMCStaticWaitPage0) ;// Selects the delay for asynchronous page mode sequential accesses for CS1 ;// <o.0..4> WAITPAGE: Asynchronous page mode read after the first read wait states <1-32> <#-1> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WPAGE1_Val, 0x0000001F /* ;// <h> Static Memory Write Delay Register (EMCStaticWaitWr1) ;// Selects the delay from CS1 to a write access ;// <o.0..4> WAITWR: Write wait states <2-33> <#-2> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WWR1_Val, 0x0000001F /* ;// <h> Static Memory Turn Round Delay Register (EMCStaticWaitTurn1) ;// Selects the number of bus turnaround cycles for CS1 ;// <o.0..4> WAITTURN: Bus turnaround cycles <1-16> <#-1> ;// The delay is in CCLK cycles ;// </h>*/ .equ EMC_STA_WTURN1_Val, 0x0000000F /* ;// </e> End of Static Setup for Static CS1 Area ;// <h> Static Memory Extended Wait Register (EMCStaticExtendedWait) ;// Time long static memory read and write transfers ;// <o.0..9> EXTENDEDWAIT: Extended wait time out <1-64><#-1> ;// The delay is in (16 * CCLK) cycles ;// </h>*/ .equ EMC_STA_EXT_W_Val, 0x00000000 /* ;// </e> End of EMC Setup ; <e> Use Code Read Protection ; <o1> Code Read Protection <0x11223344=>CRP Disabled ; <0x12345678=>CRP Level 1 ; <0x87654321=>CRP Level 2 ; <0x43218765=>CRP Level 3 (ARE YOU SURE?) ; </e>*/ .if 0 .section ".CRP._0x01FC","a",%progbits .globl CRP_Code .type CRP_Code, %object CRP_Code: .word 0x11223344 .size CRP_Code, . - CRP_Code .endif /* ; <e> IRQ Vector from VicVectAddr ; </e>*/ .equ USE_VICVECT, 0 /* ; <h> Reset Handler ; <o> Reset Handler Type <0x1=>RAM MODE ; <0x0=>FlashROM(_start) ; <0x2=>FlashROM(main) ; </h>*/ .equ Reset_Handler_Type, 0 @ PRESERVE8 @ Area Definition and Entry Point @ Startup Code must be linked first at Address at which it expects to run. .arm .section ".cs3.interrupt_vector" .globl __cs3_interrupt_vector_arm .type __cs3_interrupt_vector_arm, %object @ Exception Vectors @ Mapped to Address 0. @ Absolute addressing mode must be used. @ Dummy Handlers are implemented as infinite loops which can be modified. __cs3_interrupt_vector_arm: LDR PC, Reset_Addr LDR PC, Undef_Addr LDR PC, SWI_Addr LDR PC, PAbt_Addr LDR PC, DAbt_Addr .if USE_VICVECT .word 0xB9206E50 @ Vector Checksum Validation LDR PC, [PC, #-0x0120] @ Vector from VicVectAddr .else .word 0xB8A06F58 @ Vector Checksum Validation LDR PC, IRQ_Addr .endif LDR PC, FIQ_Addr Reset_Addr: .word __cs3_reset Undef_Addr: .word Undef_Handler SWI_Addr: .word SWI_Handler PAbt_Addr: .word PAbt_Handler DAbt_Addr: .word DAbt_Handler .word 0 @ Reserved Address IRQ_Addr: .word IRQ_Handler FIQ_Addr: .word FIQ_Handler .size __cs3_interrupt_vector_arm, . - __cs3_interrupt_vector_arm .weak Undef_Handler .type Undef_Handler, %function Undef_Handler: B . .size Undef_Handler, . - Undef_Handler .weak SWI_Handler .type SWI_Handler, %function SWI_Handler: B . .size SWI_Handler, . - SWI_Handler .weak PAbt_Handler .type PAbt_Handler, %function PAbt_Handler: B . .size PAbt_Handler, . - PAbt_Handler .weak DAbt_Handler .type DAbt_Handler, %function DAbt_Handler: B . .size DAbt_Handler, . - DAbt_Handler .weak IRQ_Handler .type IRQ_Handler, %function IRQ_Handler: B . .size IRQ_Handler, . - IRQ_Handler .weak FIQ_Handler .type FIQ_Handler, %function FIQ_Handler: B . .size FIQ_Handler, . - FIQ_Handler @ Reset Handler .section .cs3.reset,"x",%progbits .globl __cs3_reset_arm .type __cs3_reset_arm, %function __cs3_reset_arm: .fnstart @ Clock Setup ------------------------------------------------------------------ .if (CLOCK_SETUP != 0) @ IF (:LNOT:(:DEF:NO_CLOCK_SETUP)):LAND:(CLOCK_SETUP != 0) LDR R0, =SCB_BASE MOV R1, #0xAA MOV R2, #0x55 @ Configure and Enable PLL LDR R3, =SCS_Val @ Enable main oscillator STR R3, [R0, #SCS_OFS] .if (SCS_Val & OSCEN) != 0 OSC_Loop: LDR R3, [R0, #SCS_OFS] @ Wait for main osc stabilize ANDS R3, R3, #OSCSTAT BEQ OSC_Loop .endif LDR R3, =CLKSRCSEL_Val @ Select PLL source clock STR R3, [R0, #CLKSRCSEL_OFS] LDR R3, =PLLCFG_Val STR R3, [R0, #PLLCFG_OFS] STR R1, [R0, #PLLFEED_OFS] STR R2, [R0, #PLLFEED_OFS] MOV R3, #PLLCON_PLLE STR R3, [R0, #PLLCON_OFS] STR R1, [R0, #PLLFEED_OFS] STR R2, [R0, #PLLFEED_OFS] .if (CLKSRCSEL_Val & 3) != 2 @ Wait until PLL Locked (if source is not RTC oscillator) PLL_Loop: LDR R3, [R0, #PLLSTAT_OFS] ANDS R3, R3, #PLLSTAT_PLOCK BEQ PLL_Loop .else @ Wait at least 200 cycles (if source is RTC oscillator) MOV R3, #(200/4) PLL_Loop: SUBS R3, R3, #1 BNE PLL_Loop .endif M_N_Lock: LDR R3, [R0, #PLLSTAT_OFS] LDR R4, =(PLLSTAT_M | PLLSTAT_N) AND R3, R3, R4 LDR R4, =PLLCFG_Val EORS R3, R3, R4 BNE M_N_Lock @ Setup CPU clock divider MOV R3, #CCLKCFG_Val STR R3, [R0, #CCLKCFG_OFS] @ Setup USB clock divider LDR R3, =USBCLKCFG_Val STR R3, [R0, #USBCLKCFG_OFS] @ Setup Peripheral Clock LDR R3, =PCLKSEL0_Val STR R3, [R0, #PCLKSEL0_OFS] LDR R3, =PCLKSEL1_Val STR R3, [R0, #PCLKSEL1_OFS] @ Switch to PLL Clock MOV R3, #(PLLCON_PLLE | PLLCON_PLLC) STR R3, [R0, #PLLCON_OFS] STR R1, [R0, #PLLFEED_OFS] STR R2, [R0, #PLLFEED_OFS] LDR R4, =PCONP_Val @ Enable Peripheral Clocks STR R4, [R0, #PCONP_OFS] .endif @ CLOCK_SETUP @ Setup Memory Accelerator Module ---------------------------------------------- .if MAM_SETUP != 0 LDR R0, =MAM_BASE MOV R1, #MAMTIM_Val STR R1, [R0, #MAMTIM_OFS] MOV R1, #MAMCR_Val STR R1, [R0, #MAMCR_OFS] .endif @ MAM_SETUP @ Setup External Memory Controller --------------------------------------------- .if (EMC_SETUP != 0) @ IF (:DEF:NO_EMC_SETUP):LOR:(EMC_SETUP != 0) LDR R0, =EMC_BASE LDR R1, =SCB_BASE LDR R2, =PCB_BASE LDR R4, [R1, #PCONP_OFS] ORR R4, R4, #EMC_PCONP_Const @ Enable EMC clock STR R4, [R1, #PCONP_OFS] LDR R4, =EMC_CTRL_Val STR R4, [R0, #EMC_CTRL_OFS] LDR R4, =EMC_CONFIG_Val STR R4, [R0, #EMC_CONFIG_OFS] @ Setup pin functions for External Bus functionality LDR R4, =EMC_PINSEL6_Val STR R4, [R2, #PINSEL6_OFS] LDR R4, =EMC_PINSEL8_Val STR R4, [R2, #PINSEL8_OFS] LDR R4, =EMC_PINSEL9_Val STR R4, [R2, #PINSEL9_OFS] LDR R6, =1200000 @ Number of cycles to delay Wait_0: SUBS R6, R6, #1 @ Delay ~100 ms @ proc clk 48 MHz BNE Wait_0 .if (EMC_STACS0_SETUP != 0) LDR R4, =EMC_STA_CFG0_Val STR R4, [R0, #EMC_STA_CFG0_OFS] LDR R4, =EMC_STA_WWEN0_Val STR R4, [R0, #EMC_STA_WWEN0_OFS] LDR R4, =EMC_STA_WOEN0_Val STR R4, [R0, #EMC_STA_WOEN0_OFS] LDR R4, =EMC_STA_WRD0_Val STR R4, [R0, #EMC_STA_WRD0_OFS] LDR R4, =EMC_STA_WPAGE0_Val STR R4, [R0, #EMC_STA_WPAGE0_OFS] LDR R4, =EMC_STA_WWR0_Val STR R4, [R0, #EMC_STA_WWR0_OFS] LDR R4, =EMC_STA_WTURN0_Val STR R4, [R0, #EMC_STA_WTURN0_OFS] .endif .if (EMC_STACS1_SETUP != 0) LDR R4, =EMC_STA_CFG1_Val STR R4, [R0, #EMC_STA_CFG1_OFS] LDR R4, =EMC_STA_WWEN1_Val STR R4, [R0, #EMC_STA_WWEN1_OFS] LDR R4, =EMC_STA_WOEN1_Val STR R4, [R0, #EMC_STA_WOEN1_OFS] LDR R4, =EMC_STA_WRD1_Val STR R4, [R0, #EMC_STA_WRD1_OFS] LDR R4, =EMC_STA_WPAGE1_Val STR R4, [R0, #EMC_STA_WPAGE1_OFS] LDR R4, =EMC_STA_WWR1_Val STR R4, [R0, #EMC_STA_WWR1_OFS] LDR R4, =EMC_STA_WTURN1_Val STR R4, [R0, #EMC_STA_WTURN1_OFS] .endif LDR R6, =120000 @ Number of cycles to delay Wait_1: SUBS R6, R6, #1 @ Delay ~10 ms @ proc clk 48 MHz BNE Wait_1 LDR R4, =EMC_STA_EXT_W_Val LDR R5, =EMC_STA_EXT_W_OFS ADD R5, R5, R0 STR R4, [R5, #0] .endif @ EMC_SETUP @ Copy Exception Vectors to Internal RAM --------------------------------------- .ifdef RAM_INTVEC ADR R8, Vectors @ Source LDR R9, =RAM_BASE @ Destination LDMIA R8!, {R0-R7} @ Load Vectors STMIA R9!, {R0-R7} @ Store Vectors LDMIA R8!, {R0-R7} @ Load Handler Addresses STMIA R9!, {R0-R7} @ Store Handler Addresses .endif @ Memory Mapping (when Interrupt Vectors are in RAM) --------------------------- .equ MEMMAP, 0xE01FC040 @ Memory Mapping Control .ifdef REMAP LDR R0, =MEMMAP .ifdef EXTMEM_MODE @IF :DEF:EXTMEM_MODE MOV R1, #3 .else @ELIF :DEF:RAM_MODE .ifdef RAM_MODE MOV R1, #2 .else @ELSE MOV R1, #1 .endif @ENDIF .endif STR R1, [R0] .endif @ Setup Stack for each mode ---------------------------------------------------- LDR R0, =__cs3_stack @ Enter Undefined Instruction Mode and set its Stack Pointer MSR CPSR_c, #Mode_UND | I_Bit | F_Bit MOV SP, R0 SUB R0, R0, #UND_Stack_Size @ Enter Abort Mode and set its Stack Pointer MSR CPSR_c, #Mode_ABT | I_Bit | F_Bit MOV SP, R0 SUB R0, R0, #ABT_Stack_Size @ Enter FIQ Mode and set its Stack Pointer MSR CPSR_c, #Mode_FIQ | I_Bit | F_Bit MOV SP, R0 SUB R0, R0, #FIQ_Stack_Size @ Enter IRQ Mode and set its Stack Pointer MSR CPSR_c, #Mode_IRQ | I_Bit | F_Bit MOV SP, R0 SUB R0, R0, #IRQ_Stack_Size @ Enter Supervisor Mode and set its Stack Pointer MSR CPSR_c, #Mode_SVC | I_Bit | F_Bit MOV SP, R0 SUB R0, R0, #SVC_Stack_Size @ Enter User Mode and set its Stack Pointer MSR CPSR_c, #Mode_USR MOV SP, R0 SUB SL, SP, #USR_Stack_Size .if (Reset_Handler_Type == 0) @ FlashROM(_start) @ Enter the C code ------------------------------------------------------------- .extern __cs3_start_c LDR R0, =__cs3_start_c @ _start BX R0 .else @ RAM_MODE or FlashROM(main) .if (Reset_Handler_Type == 2) @ FlashROM(main) @ Relocate .data section (Copy from ROM to RAM) LDR R1, =_etext LDR R2, =__cs3_region_start_ram LDR R3, =_edata LoopRel: CMP R2, R3 LDRLO R0, [R1], #4 STRLO R0, [R2], #4 BLO LoopRel .endif @ Clear .bss section (Zero init) MOV R0, #0 LDR R1, =__bss_start__ LDR R2, =__bss_end__ LoopZI: CMP R1, R2 STRLO R0, [R1], #4 BLO LoopZI @ Enter the C code ------------------------------------------------------------- .extern main _start: .globl _start MOV LR,PC LDR PC,=main BX LR NOP .endif .pool .cantunwind .fnend .size __cs3_reset_arm, . - __cs3_reset_arm @ User Initial Stack & Heap .section .text, "ax" .extern __use_two_region_memory .global __user_initial_stackheap .type __user_initial_stackheap, %function __user_initial_stackheap: .fnstart LDR R0, = __cs3_heap_start LDR R1, = (__cs3_stack_mem + USR_Stack_Size) LDR R2, = (__cs3_heap_start + Heap_Size) LDR R3, = __cs3_stack_mem BX LR .pool .cantunwind .fnend .size __user_initial_stackheap, . - __user_initial_stackheap .end

そしてリンカースクリプト LPC23xx_rom_gnu.ld

　/* Linker script for ARM7 TDMI-S * * Version:CodeSourcery Sourcery G++ Lite 2007q3-53 * BugURL:https://support.codesourcery.com/GNUToolchain/ * * Copyright 2007 CodeSourcery. * * The authors hereby grant permission to use, copy, modify, distribute, * and license this software and its documentation for any purpose, provided * that existing copyright notices are retained in all copies and that this * notice is included verbatim in any distributions. No written agreement, * license, or royalty fee is required for any of the authorized uses. * Modifications to this software may be copyrighted by their authors * and need not follow the licensing terms described here, provided that * the new terms are clearly indicated on the first page of each file where * they apply. */ OUTPUT_FORMAT ("elf32-littlearm", "elf32-bigarm", "elf32-littlearm") ENTRY(_start) SEARCH_DIR(.) GROUP(-lgcc -lc -lcs3 -lcs3unhosted -lcs3arm) MEMORY { rom (rx) : ORIGIN = 0x00000000, LENGTH = 512K ram (rwx) : ORIGIN = 0x40000000, LENGTH = 64K ram1(rwx) : ORIGIN = 0x7FD00000, LENGTH = 16k /* USB RAM */ ram2(rwx) : ORIGIN = 0x7FE00000, LENGTH = 16k /* Ethernet RAM */ /* ram3(rwx) : ORIGIN = 0xE0084000, LENGTH = 2k Battery RAM */ } /* These force the linker to search for particular symbols from * the start of the link process and thus ensure the user's * overrides are picked up */ EXTERN(__cs3_reset_arm) EXTERN(__cs3_interrupt_vector_arm) EXTERN(__cs3_start_c main __cs3_stack __cs3_stack_size __cs3_heap_end) PROVIDE(__cs3_stack = __cs3_region_start_ram + __cs3_region_size_ram); PROVIDE(__cs3_stack_size = __cs3_region_start_ram + __cs3_region_size_ram - _end); PROVIDE(__cs3_heap_start = _end); PROVIDE(__cs3_heap_end = __cs3_region_start_ram + __cs3_region_size_ram); SECTIONS { .text : { CREATE_OBJECT_SYMBOLS __cs3_region_start_rom = .; *(.cs3.region-head.rom) __cs3_interrupt_vector = __cs3_interrupt_vector_arm; *(.cs3.interrupt_vector) /* Make sure we pulled in an interrupt vector. */ ASSERT (. != __cs3_interrupt_vector_arm, "No interrupt vector"); *(.rom) *(.rom.b) __cs3_reset = __cs3_reset_arm; *(.cs3.reset) /* Make sure we pulled in some reset code. */ ASSERT (. != __cs3_reset, "No reset code"); . = DEFINED(CRP_Code) ? 0x01FC : . ; /* NXP only CRP location */ KEEP (*(.CRP.*)) *(.text .text.* .gnu.linkonce.t.*) *(.plt) *(.gnu.warning) *(.glue_7t) *(.glue_7) *(.vfp11_veneer) *(.rodata .rodata.* .gnu.linkonce.r.*) *(.ARM.extab* .gnu.linkonce.armextab.*) *(.gcc_except_table) *(.eh_frame_hdr) *(.eh_frame) . = ALIGN(4); KEEP(*(.init)) . = ALIGN(4); __preinit_array_start = .; KEEP (*(.preinit_array)) __preinit_array_end = .; . = ALIGN(4); __init_array_start = .; KEEP (*(SORT(.init_array.*))) KEEP (*(.init_array)) __init_array_end = .; . = ALIGN(0x4); KEEP (*crtbegin.o(.ctors)) KEEP (*(EXCLUDE_FILE (*crtend.o) .ctors)) KEEP (*(SORT(.ctors.*))) KEEP (*crtend.o(.ctors)) . = ALIGN(4); KEEP(*(.fini)) . = ALIGN(4); __fini_array_start = .; KEEP (*(.fini_array)) KEEP (*(SORT(.fini_array.*))) __fini_array_end = .; KEEP (*crtbegin.o(.dtors)) KEEP (*(EXCLUDE_FILE (*crtend.o) .dtors)) KEEP (*(SORT(.dtors.*))) KEEP (*crtend.o(.dtors)) . = ALIGN(4); __cs3_regions = .; LONG (0) LONG (__cs3_region_init_ram) LONG (__cs3_region_start_ram) LONG (__cs3_region_init_size_ram) LONG (__cs3_region_zero_size_ram) } /* .ARM.exidx is sorted, so has to go in its own output section. */ __exidx_start = .; .ARM.exidx : { *(.ARM.exidx* .gnu.linkonce.armexidx.*) } >rom __exidx_end = .; .text.align : { . = ALIGN(8); _etext = .; } >rom __cs3_region_size_rom = LENGTH(rom); __cs3_region_num = 1; .data : { __cs3_region_start_ram = .; *(.cs3.region-head.ram) KEEP(*(.jcr)) *(.got.plt) *(.got) *(.shdata) *(.data .data.* .gnu.linkonce.d.*) *(.ram) . = ALIGN (8); _edata = .; } >ram AT>rom .bss : { . = ALIGN (4); __bss_start__ = .; *(.shbss) *(.bss .bss.* .gnu.linkonce.b.*) *(COMMON) *(.ram.b) . = ALIGN (8); __bss_end__ = .; _end = .; __end = .; } >ram AT>rom /* This used for USB RAM section */ .usb_ram (NOLOAD): { *.o (USB_RAM) } > ram2 .heap (NOLOAD) : { *(.heap) } >ram .stack (__cs3_stack - __cs3_stack_size) (NOLOAD): { *(.stack) _estack = .; PROVIDE(estack = .); } >ram __cs3_region_init_ram = LOADADDR (.data); __cs3_region_init_size_ram = _edata - __cs3_region_start_ram; __cs3_region_zero_size_ram = _end - _edata; __cs3_region_size_ram = LENGTH(ram); __cs3_region_num = 1; .stab 0 (NOLOAD) : { *(.stab) } .stabstr 0 (NOLOAD) : { *(.stabstr) } /* DWARF debug sections. * Symbols in the DWARF debugging sections are relative to the beginning * of the section so we begin them at 0. */ /* DWARF 1 */ .debug 0 : { *(.debug) } .line 0 : { *(.line) } /* GNU DWARF 1 extensions */ .debug_srcinfo 0 : { *(.debug_srcinfo) } .debug_sfnames 0 : { *(.debug_sfnames) } /* DWARF 1.1 and DWARF 2 */ .debug_aranges 0 : { *(.debug_aranges) } .debug_pubnames 0 : { *(.debug_pubnames) } /* DWARF 2 */ .debug_info 0 : { *(.debug_info .gnu.linkonce.wi.*) } .debug_abbrev 0 : { *(.debug_abbrev) } .debug_line 0 : { *(.debug_line) } .debug_frame 0 : { *(.debug_frame) } .debug_str 0 : { *(.debug_str) } .debug_loc 0 : { *(.debug_loc) } .debug_macinfo 0 : { *(.debug_macinfo) } /* SGI/MIPS DWARF 2 extensions */ .debug_weaknames 0 : { *(.debug_weaknames) } .debug_funcnames 0 : { *(.debug_funcnames) } .debug_typenames 0 : { *(.debug_typenames) } .debug_varnames 0 : { *(.debug_varnames) } .note.gnu.arm.ident 0 : { KEEP (*(.note.gnu.arm.ident)) } .ARM.attributes 0 : { KEEP (*(.ARM.attributes)) } /DISCARD/ : { *(.note.GNU-stack) } }

最後は確認のために簡単なテストプログラム。 Clock Setup は使っていない。従って、全てがデフォルトなので４ＭＨｚのＲＣオシレータがそのまま Fcclk それを４分周したのが PCLK で１ＭＨｚ。というわけで０．５秒間隔でＬＥＤが点滅する。

環境：CQ-FRK-NXP-ARM
　　　 + Keil MDK-ARM V4.53
　　　 + GCC Sourcery CodeBench Lite 2012.03-56
　　　 + KPIT Cummins GNU-Archive Editor v1.1
　　　 + KPIT Cummins GNU-Map Viewer v1.0

Keil µVision4 + GCC (3) LPC2300 (2) Clock Setup ― 2012年10月14日 20時58分54秒

修正した LPC2300.s がうまく動いた所でコンフィギュレーションウィザードを使ってＰＬＬの設定をいろいろ変えて確認する。
その前にＬＰＣ２３８８のデータシートで概略を見てみよう。

・ARM7TDMI-S processor, running at up to 72 MHz.
・The flash memory is 128 bits wide and includes pre-fetching and buffering techniques to allow it to operate at SRAM speeds of 72 MHz.
・The nominal IRC frequency is 4 MHz.
・The PLL input, in the range of 32 kHz to 25 MHz.
・The resulting frequency must be in the range of 275 MHz to 550 MHz.
・CCLKCFG(CCLKSEL) is only 0 and odd values (1, 3, 5, ..., 255)
・a value ‘M’, in the range of 1 through 32768.
・a value ‘N’, which may be in the range of 1 to 256.
・MAMCR
　0 - MAM functions disabled
　1 - MAM functions partially enabled
　2 - MAM functions fully enabled
・MAMTIM
　1 - For a system clock slower than 20 MHz.
　2 - For a system clock between 20 MHz and 40 MHz.
　3 - For a system clock between 40 MHz and 60 MHz.
　4 - For system clocks of 60 MHz and above..

Datasheet と User manual では書いてある数値が異なる場合があるが主に Datasheet の記述を引用している。

さて、ここで気になるのは動作クロックとＰＬＬ出力周波数の最大と最小はどのくらいになるかということだ。幸いＰＬＬを使えばクロックは自由に設定できるので気軽に試すことができる。
まず、ＰＬＬ出力周波数 (Fcco) の最小値は？

OSC=RCosc
M=7
N=1
CCLKSEL=4
PCLK_TIMER0=0 (1/4)

Ｍが７未満では動かないので上記の設定が最小値になる。
Fcco = Foscx2xM/N = 4x2x7/1 = 56MHz
Fcclk = Fcclk/PCLK_TIMER0 = Fcco/CCLKSEL = 56/4 = 14MHz
PCLK = 14/4 = 3.5MHz
確認のため T0MR0 に 1750000-1 を設定して点滅速度で確認する。
結果：問題なく動作

それでは、ＰＬＬ出力周波数 (Fcco) の最大値は？

OSC=RCosc
M=130
N=1
CCLKSEL=16
PCLK_TIMER0=1(1/1)

Ｍが１４１までは動くが点滅速度が逆に遅くなるのでPLLがうまく動作していないのだろう。従って、上記の設定を最大値ということにする。
Fcco = Foscx2xM/N = 4x2x130/1 = 1040MHz
Fcclk = Fcco/CCLKSEL = 1040/16 = 65MHz
PCLK = Fcclk/PCLK_TIMER0 = 65/1 = 65MHz
確認のため T0MR0 に 32500000-1 を設定して点滅速度で確認する。
結果：問題なく動作

最後は動作クロック (Fcclk) の最大値は？

OSC=RCosc
M=58
N=1
CCLKSEL=4
PCLK_TIMER0=1(1/1)

Ｍが５９になると動かないので上記の設定が最大値ということになる。
Fcco = Foscx2xM/N = 4x2x58/1 = 464MHz
Fcclk = Fcco/CCLKSEL = 464/4 = 116MHz
PCLK = Fcclk/PCLK_TIMER0 = 116/1 = 116MHz
確認のため T0MR0 に 58000000-1 を設定して点滅速度で確認する。
結果：問題なく動作

少しは余裕があると思っていたが結構余裕があるものだ。ただし、Fcclk １１６MHｚになると MAMCR=0 MAMTIM=7 でしか動かない。従って、MAMCR=2 MAMTIM=3 で動く Fcclk １００MHｚあたりが一番高速なのかもしれない。そして、細かく設定を変えて試したい場合必要な部分だけ簡単に変更できるコンフィギュレーションウィザードはありがたかった。しかし、自分で書くとなると頭が痛くなる。あまりなじみの無い書式だ。

環境：CQ-FRK-NXP-ARM
　　　 + Keil MDK-ARM V4.53
　　　 + GCC Sourcery CodeBench Lite 2012.03-56
　　　 + KPIT Cummins GNU-Archive Editor v1.1
　　　 + KPIT Cummins GNU-Map Viewer v1.0

Keil µVision4 + GCC (3) LPC2300 (3) Interrupt Vectors are in RAM ― 2012年10月16日 19時01分32秒

さて、気になっていた RAM 上に Vectors をコピーして動かすという件だ。ソースをながめると RAM_INTVEC 、 REMAP 、 RAM_MODE を定義すれば目的は達せられるようだ。コンパイルしてみる。

LPC2300.s(865): error: undefined symbol Vectors used as an immediate value

なるほどラベルが無い。 Vectors をベクターの先頭に追加する。再びコンパイル。

LPC2300.s(865): error: symbol .cs3.interrupt_vector is in a different section

セクションが異なるとアクセスできないのか？

                ADR     R8, Vectors を
                LDR     R8, =Vectors に変更する

コンパイルは通るが動かない。シミュレータで見ると main に入った途端せっかく書いたベクターがクリアされてしまう。RAM の先頭 0x40 バイトを空けなくてはならないのだ。 .space を入れてみる。

                .section ".cs3.region-head.ram","wx"
                .globl  _RAM_INTVEC_
                .type   _RAM_INTVEC_, %object
_RAM_INTVEC_:   .space  0x40
                .size   _RAM_INTVEC_, . - _RAM_INTVEC_

やはり main に入った途端ベクターがクリアされてしまう。これは却下。

今度はエリアを強制的に空ける。リンカースクリプトの変更だ。
ram (rwx) : ORIGIN = 0x40000040, LENGTH = 64K-0x40

シミュレータではうまく動く。基板に書き込んでみても動く。しかし、実際に RAM 上のベクターテーブルで動いているのかどうかは確認のしようが無い。では、これで何ができるんだというと RAM 上にあるので書き換えができる。或いは FLASH 上に Monitor をおいて RAM でプログラムを実行できる。といった所だろうか。

環境：CQ-FRK-NXP-ARM
　　　 + Keil MDK-ARM V4.53
　　　 + GCC Sourcery CodeBench Lite 2012.03-56
　　　 + KPIT Cummins GNU-Archive Editor v1.1
　　　 + KPIT Cummins GNU-Map Viewer v1.0

CQ-LM3S3748 (1) 超入門！付属ARMマイコンで始めるロボット製作 ― 2012年10月18日 21時53分52秒

amazon のギフト券をもらったので何に使おうかと使い道を考えていた。いろいろ探していて見つけたのが「超入門！付属ARMマイコンで始めるロボット製作」。2012/3/21発売、とあるからずいぶん前に発売になっている。しかし、気がつかなかった。本屋さんにもよく行くが見た記憶がない。CQ出版社のホームページからこの本を見つけるのもきわめて困難だ。サポートページに至ってはどこから入るのかさえ分からない。
さて、問題のＣＰＵは LM3S3748 。前から Luminary Micro のものがほしかったのでちょうどよかった。しかし、高価だ￥３７８０なり。ポチ。

次にＴＩのサイトでデータシートを手に入れる。さらに「ファームウェア開発パッケージ」、「キット CD、EKC-LM3S3748、CodeSourcery ツール付き」、「Stellaris® フラッシュ・プログラマ、GUI およびコマンド・ライン」をダウンロードしようとするがダウンロードできない。ダウンロードの仕方が分からないといったほうがよいかもしれない。なかなか手ごわいぞＴＩ。

•Please take a moment to review your information.
We are sorry but your transaction was unable to be processed.
We apologize for the inconvenience. Please try again later.

参照：超入門！付属ARMマイコンで始めるロボット製作

CQ-LM3S3748 (2) ― 2012年10月21日 20時23分50秒

二日間にわたってクリックを続けた結果「ファームウェア開発パッケージ」と「Stellaris® フラッシュ・プログラマ、GUI およびコマンド・ライン」は無事ダウンロードできた。ダウンロードのボタンをクリックし続けているとそのうちダウンロードメニューが出てくる。その時すかさずダウンロード。最初の段階でこんなに苦労するとは思わなかった。

まずはダウンロードした「ファームウェア開発パッケージ」の中身を見てみよう。
サンプル、ライブラリ、ドライバと盛りだくさんだ。プロジェクトも IAR KEIL CCS GCC と一般的なものはそろっている。しかし、CMSIS は採用してないようだ。
もうひとつのソフト「フラッシュプログラマ」はよくできたソフトだ。多機能で使いやすい。他のメーカもこんなライターソフトを出してほしいものだ。

そうこうしているうちに注文していた基板が届いた。いや、本が届いた。特別変わった基板ではないがプッシュスイッチが２個実装されている。リセットスイッチはありがたい。もうひとつは何だろう？とりあえず付属の本を読んでみる。Pawn という単語がたくさん出てくる。Pawn という言語らしいが使うつもりは無いので読み飛ばす。
わかったこと
・Stellaris Ware が ROM に内蔵されている。
・ROM には Serial Boot Loader が内蔵されている。
・Serial Boot Loader は UART0 、SSI0 、I2C0 のいずれかを使う。
・USB ブートローダーがフラッシュROMに書き込んである。
・アプリケーションプログラムは 0x00001800 - 0x0001FFFF の範囲。
・フラッシュプログラマは bin フォーマットのみ受け付ける。

なんとなく STM32 に似ているような気がする。
さて、0x1800 のオフセットはどうすればいいんだっけ？

参照：超入門！付属ARMマイコンで始めるロボット製作

CQ-LM3S3748 (3) blinky LED ― 2012年10月22日 21時59分09秒

いつもの LED 点滅からはじめよう。
ベースにしたのは「ファームウェア開発パッケージ」 SW-EK-LM3S3748-9453.exe の boards\ek-lm3s3748\blinky 。変更したのは blinky.c と blinky.ld 。そのまま使ったのは startup_gcc.c 。

blinky.ld は MEMORY の部分のみ変更。オフセット 0x1800 を入れてみた。

変更前
MEMORY
{
    FLASH (rx) : ORIGIN = 0x00000000, LENGTH = 0x00020000
    SRAM (rwx) : ORIGIN = 0x20000000, LENGTH = 0x00010000
}
変更後
MEMORY
{
    FLASH (rx) : ORIGIN = 0x00001800, LENGTH = 0x0001E800
    SRAM (rwx) : ORIGIN = 0x20000000, LENGTH = 0x00010000
}

blinky.c は port.f0 を port.g2 に変更しただけ。

//***************************************************************************** // // blinky.c - Simple example to blink the on-board LED. // // Copyright (c) 2008-2012 Texas Instruments Incorporated. All rights reserved. // Software License Agreement // // Texas Instruments (TI) is supplying this software for use solely and // exclusively on TI's microcontroller products. The software is owned by // TI and/or its suppliers, and is protected under applicable copyright // laws. You may not combine this software with "viral" open-source // software in order to form a larger program. // // THIS SOFTWARE IS PROVIDED "AS IS" AND WITH ALL FAULTS. // NO WARRANTIES, WHETHER EXPRESS, IMPLIED OR STATUTORY, INCLUDING, BUT // NOT LIMITED TO, IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR // A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE. TI SHALL NOT, UNDER ANY // CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR CONSEQUENTIAL // DAMAGES, FOR ANY REASON WHATSOEVER. // // This is part of revision 9453 of the EK-LM3S3748 Firmware Package. // //***************************************************************************** #include <lm3s3748.h> //***************************************************************************** // //! \addtogroup example_list //! <h1>Blinky (blinky)</h1> //! //! A very simple example that blinks the on-board LED. // //***************************************************************************** //***************************************************************************** // // Blink the on-board LED. // //***************************************************************************** int main(void) { volatile unsigned long ulLoop; // // Enable the GPIO port that is used for the on-board LED. // SYSCTL_RCGC2_R = SYSCTL_RCGC2_GPIOG; // // Do a dummy read to insert a few cycles after enabling the peripheral. // ulLoop = SYSCTL_RCGC2_R; // // Enable the GPIO pin for the LED (PG2). Set the direction as output, and // enable the GPIO pin for digital function. // GPIO_PORTG_DIR_R = 0x04; GPIO_PORTG_DEN_R = 0x04; // // Loop forever. // while(1) { // // Turn on the LED. // GPIO_PORTG_DATA_R |= 0x04; // // Delay for a bit. // for(ulLoop = 0; ulLoop < 200000; ulLoop++) { } // // Turn off the LED. // GPIO_PORTG_DATA_R &= ~(0x04); // // Delay for a bit. // for(ulLoop = 0; ulLoop < 200000; ulLoop++) { } } }

後は µVision の設定だけだ。
では Target の設定を見ていこう。まず Device 、当然 LM3S3748 を選択。

µVision が気に入っている理由のひとつ以下のように外部 Tool が簡単に使えること。ここでは elf file からバイナリファイルを作る。
arm-none-eabi-objcopy.exe -O binary !L.elf !L.bin

Compile Thumb Code にチェックを入れる。

リンカースクリプトファイルを指定する。

ここでも外部 Tool LMFlash.exe が簡単に使える。もちろん Device Database に登録しているのでいちいち書き込む必要もない。
Command: C:\Program Files\Texas Instruments\Stellaris\LM Flash Programmer\LMFlash.exe
Arguments: -r -v --interface=USB --offset=0x1800 "!L.bin"

設定ができたら、コンパイル、書き込み。
どちらもワンクリックだ。
クリック直後に LED が点滅する。書き込みも高速だ。
いいね～。

環境：CQ-LM3S3748
　　　 + SW-EK-LM3S3748-9453.exe
　　　 + Keil MDK-ARM V4.53
　　　 + GCC Sourcery CodeBench Lite 2012.03-56
　　　 + KPIT Cummins GNU-Archive Editor v1.1
　　　 + KPIT Cummins GNU-Map Viewer v1.0

CQ-LM3S3748 (4) Password ― 2012年10月24日 20時13分16秒

ここまでは比較的順調に進んできた。このあたりでＣＱ出版のサポート・ページを参照する。ダウンロード・ファイルがたくさん並んでいるがどれが必要な物かわからないので全てダウンロードした。windows_drivers_cq.zip と LM3S3748_board_test.zip は既にダウンロードして使っている。Chapt14_sample.zip には boot_uart_0x1800.zip が入っているらしいのでこの中身を見てみることにする。解凍すると Chapt14_sample_pass.zip と password.txt が入っている。圧縮ファイルの中に圧縮ファイルでさらにパスワードがかかっている。ものすごい念の入れようだ。パスワードを入れて解凍しようとすると
「入力したパスワードが間違っています。もう一度入力してください。」と出てくる。
あれ！間違えたか？
もう一度入力。
だめだ。
確認のため別のファイル（Chapt3_sample.zip）を解凍してみる。
問題ない。解凍できて中身も見ることができる。
どうやら Chapt14_sample_pass.zip は圧縮の時にパスワードを間違って入れてしまったのだろう。
CQ出版に確認してみたいが「ご注意」の中に
”付属マイコン・ボードに関する技術的なサポートや問い合わせはいっさいお受けできません。”
とあるので問い合わせもできないらしい。

Advanced Archive Password Recovery でキーを捜したら 13 Character なので何年かかるかわからない。
困った．．．

と思っていたら password.txt にパスワードのことが書いてあった。ファイルによってパスワードが異なるのだ。
ああ！何ということだ。
お馬鹿な私。

CQ-LM3S3748 (5) SysTick counter ― 2012年10月26日 21時33分30秒

今回は SysTick counter を使ってみる。SW-EK-LM3S3748-9453.exe の中を探してみたが適当なサンプルが見つからない。CMSIS_LM3S-32.zip の中に簡単なサンプルがあるのでこれを使うことにする。ソースを眺めていると前回のサンプルとＩ／Ｏアクセスの方法が若干異なることに気がついた。

SW-EK-LM3S3748-9453.exe の blinky
    SYSCTL_RCGC2_R = SYSCTL_RCGC2_GPIOF;

CMSIS_LM3S-32.zip の blinky
    SYSCTL->RCGC2 |= 0x20;

同じレジスタに値をセットしているが、前者はアドレスに直接、後者は構造体形式だ。もちろん読み込んでいるヘッダーも異なる。検索して圧倒的に多いのは後者のタイプだ。最近はデバイスごとにヘッダーファイルを用意する前者が多いような気がするが Luminary Micro では違うらしい。

さてそれでは動かしてみよう。
前回同様変更するのは blinky.ld と blinky.c 。変更する内容もほぼ同じだ。プロジェクトに組み込むファイルは
blinky.c
core_cm3.c
startup_gcc.c
system_lm3s.c
blinky.ld

µVision の設定は前回と同じだ。そしてコンパイル。
あれ！あれ！コンパイルエラーだ。

compiling core_cm3.c...
C:\DOCUME~1\ADMINI~1\LOCALS~1\Temp\ccE9GhRB.s: Assembler messages:
Error: C:\DOCUME~1\ADMINI~1\LOCALS~1\Temp\ccE9GhRB.s:439: Error: registers may not be the same -- `strexb r0,r0,[r1]'
Error: C:\DOCUME~1\ADMINI~1\LOCALS~1\Temp\ccE9GhRB.s:463: Error: registers may not be the same -- `strexh r0,r0,[r1]'

Sourcery gcc 4.6.3 を Sourcery gcc 4.5.1 に変更してみる。
問題なくコンパイルできる。コンパイラのバージョンが関係しているようだが先を急ぎたいので core_cm3.c をプロジェクトからはずしてみる。
どちらのバージョンでもコンパイルが通る。とりあえずはずしておいて先に進もう。早速 FLASH に書き込んでみるが動かない。
いつもこんな感じだ。
さて、何がいけないの？
シミュレータにかけてみる。
問題ない。
先日の blinky から追加になったのは SystemInit と SysTick なのでその部分を削除してコンパイル、ラン。
動かない。
こうなると泥沼だ。こんな簡単なプログラムなのに．．．

blinky.c を入れ替えて動かしてみると先日のソースでは問題なく動く。何が異なるのか詳細に見ていくと Delay a few cycles after enabling the peripheral. の部分。違いは

    ulLoop = SYSCTL_RCGC2_R;	前回のソース
    __NOP();			今回のソース

前回と同じように書いて動かしてみる。
dummy=SYSCTL->RCGC2;
動くではないか。書き込んだレジスタの値を一度読み出さないといけないのか？
この部分のコメントによると数クロックサイクル後にイネーブルになると書いてある。では、ソースを元に戻して nop を４つ追加してみる。
動く。
どうやら待ち時間が足りなかったらしい。それにしてもこんなクリティカルなサンプルを出してくれるとは困ったものだ。そして、 core_cm3.c の問題が残ってしまった。

参照：Stellaris® ソフトウェアの更新

環境：CQ-LM3S3748
　　　 + CMSIS_LM3S-32.zip
　　　 + Keil MDK-ARM V4.53
　　　 + GCC Sourcery CodeBench Lite 2012.03-56
　　　 + KPIT Cummins GNU-Archive Editor v1.1
　　　 + KPIT Cummins GNU-Map Viewer v1.0

CQ-LM3S3748 (6) Using ROM_ functions ― 2012年10月28日 21時01分32秒

LM3S の特色 ROM functions を使ってみる。今回使うファイルを以下に示す。
・startup_gcc.c は CMSIS_LM3S-32.zip の中のもの weak 宣言がしてあるので使いやすい。
・blinky.ld これはどれでもよい。
・SW-EK-LM3S3748-9453.exe の中の driverlib と inc ディレクトリ。適当な場所にコピーする。
・そして blinky.c

　 #include "inc/hw_ints.h" #include "inc/hw_memmap.h" #include "inc/hw_types.h" #include "driverlib/gpio.h" #include "driverlib/interrupt.h" #include "driverlib/rom.h" #include "driverlib/rom_map.h" #include "driverlib/sysctl.h" #include "driverlib/timer.h" unsigned long _led = 0; //***************************************************************************** // // The interrupt handler for the first timer interrupt. // //***************************************************************************** void Timer0IntHandler(void) { // // Clear the timer interrupt. // MAP_TimerIntClear(TIMER0_BASE, TIMER_TIMA_TIMEOUT); // // Toggle the led for the timer. // MAP_GPIOPinWrite(GPIO_PORTG_BASE, GPIO_PIN_2, _led ^= 0x04); } /* * ======== main ======== */ int main() { // // Set the clocking to run directly from the crystal. // MAP_SysCtlClockSet(SYSCTL_SYSDIV_1 | SYSCTL_USE_OSC | SYSCTL_OSC_MAIN | SYSCTL_XTAL_8MHZ); // // Enable the peripherals used by this example. // MAP_SysCtlPeripheralEnable(SYSCTL_PERIPH_TIMER0); MAP_SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOG); // // Enable processor interrupts. // IntMasterEnable(); // // Configure the two 32-bit periodic timers. // MAP_TimerConfigure(TIMER0_BASE, TIMER_CFG_PERIODIC); MAP_TimerLoadSet(TIMER0_BASE, TIMER_A, SysCtlClockGet() / 2); // // Configure the pins that connect to the LCD as GPIO outputs. // MAP_GPIOPinTypeGPIOOutput(GPIO_PORTG_BASE, 0x04); // // Setup the interrupts for the timer timeouts. // MAP_IntEnable(INT_TIMER0A); MAP_TimerIntEnable(TIMER0_BASE, TIMER_TIMA_TIMEOUT); // // Enable the timers. // MAP_TimerEnable(TIMER0_BASE, TIMER_A); while(1); }

µVision の設定は、ほぼ前回と同じだが CC タブ Preprocessor Symbols の Define: と Include Paths に追加がある。
まず、 Define: はデバイスと Device Class の指定だ。LM3S3748 は Stellaris® DustDevil-class devices になるのでその指定が必要。

PART_LM3S3748
TARGET_IS_DUSTDEVIL_RA0

そしてヘッダーディレクトリの指定。これは driverlib と inc ディレクトリをどこに置くかによって異なってくるので自分の環境に合わせる。

では、コンパイル、書き込み。
問題ないようだ。
ここで ROM functions を使った場合と使わない場合のサイズの違いを見てみよう。
5,952　ROM functions（PART_LM3S3748 TARGET_IS_DUSTDEVIL_RA0）
8,640　通常ライブラリ（PART_LM3S3748）
使えば使うほどコンパクトに収まるということか？でも、そのせいで CMSIS との相性が悪くなってしまったようだ。

参照：Stellaris® ソフトウェアの更新

環境：CQ-LM3S3748
　　　 + CMSIS_LM3S-32.zip
　　　 + SW-EK-LM3S3748-9453.exe
　　　 + Keil MDK-ARM V4.53
　　　 + GCC Sourcery CodeBench Lite 2012.03-56
　　　 + KPIT Cummins GNU-Archive Editor v1.1
　　　 + KPIT Cummins GNU-Map Viewer v1.0

SYSLAB blog

このブログについて

カテゴリ一覧

最近のコメント

最近のトラックバック

バックナンバー

メモ

検索

LOVE in Action

携帯からアクセス

RSS

ちょっと便利な tools (2) - 2 ― 2012年10月03日 21時25分59秒

Keil µVision4 + GCC (3) LPC2300 (1) Startup ― 2012年10月10日 21時17分31秒

Keil µVision4 + GCC (3) LPC2300 (2) Clock Setup ― 2012年10月14日 20時58分54秒

Keil µVision4 + GCC (3) LPC2300 (3) Interrupt Vectors are in RAM ― 2012年10月16日 19時01分32秒

CQ-LM3S3748 (1) 超入門！付属ARMマイコンで始めるロボット製作 ― 2012年10月18日 21時53分52秒

CQ-LM3S3748 (2) ― 2012年10月21日 20時23分50秒

CQ-LM3S3748 (3) blinky LED ― 2012年10月22日 21時59分09秒

CQ-LM3S3748 (4) Password ― 2012年10月24日 20時13分16秒

CQ-LM3S3748 (5) SysTick counter ― 2012年10月26日 21時33分30秒

CQ-LM3S3748 (6) Using ROM_ functions ― 2012年10月28日 21時01分32秒

<< 2012/10 >>
日	月	火	水	木	金	土
	01	02	03	04	05	06
07	08	09	10	11	12	13
14	15	16	17	18	19	20
21	22	23	24	25	26	27
28	29	30	31

SYSLAB blog

このブログについて

カテゴリ一覧

最近のコメント

最近のトラックバック

バックナンバー

メモ

検索

LOVE in Action

携帯からアクセス

RSS

ログイン

ちょっと便利な tools (2) - 2 ― 2012年10月03日 21時25分59秒

Keil µVision4 + GCC (3) LPC2300 (1) Startup ― 2012年10月10日 21時17分31秒

Keil µVision4 + GCC (3) LPC2300 (2) Clock Setup ― 2012年10月14日 20時58分54秒

Keil µVision4 + GCC (3) LPC2300 (3) Interrupt Vectors are in RAM ― 2012年10月16日 19時01分32秒

CQ-LM3S3748 (1) 超入門！付属ARMマイコンで始めるロボット製作 ― 2012年10月18日 21時53分52秒

CQ-LM3S3748 (2) ― 2012年10月21日 20時23分50秒

CQ-LM3S3748 (3) blinky LED ― 2012年10月22日 21時59分09秒

CQ-LM3S3748 (4) Password ― 2012年10月24日 20時13分16秒

CQ-LM3S3748 (5) SysTick counter ― 2012年10月26日 21時33分30秒

CQ-LM3S3748 (6) Using ROM_ functions ― 2012年10月28日 21時01分32秒